Emballageteknologi er en af de vigtigste processer i halvlederindustrien. I henhold til pakkens form kan den opdeles i sokkelpakke, overflademonteringspakke, BGA-pakke, chipstørrelsespakke (CSP), enkelt chipmodulpakke (SCM, afstanden mellem ledningerne på printkortet (PCB) og integrerede kredsløb (IC) bordpude-matches), multi-chip modul pakke (MCM, som kan integrere heterogene chips), wafer niveau pakke (WLP, inklusive fan-out wafer niveau pakke (FOWLP), mikro overflademonteringskomponenter (microSMD) etc.), tredimensionel pakke (micro bump interconnect-pakke, TSV interconnect-pakke osv.), systempakke (SIP), chipsystem (SOC).
Formerne for 3D-emballage er hovedsageligt opdelt i tre kategorier: begravet type (begraver enheden i flerlags ledninger eller begravet i substratet), aktiv substrattype (siliciumwafer-integration: Integrer først komponenterne og wafer-substratet for at danne et aktivt substrat arranger derefter flerlags forbindelseslinjer, og saml andre chips eller komponenter på det øverste lag) og stablet type (silicium wafers stablet med; siliciumwafers, chips stablet med siliciumwafers og chips stablet med chips).
3D-sammenkoblingsmetoder omfatter wire bonding (WB), flip chip (FC), gennem silicium via (TSV), filmleder osv.
TSV realiserer lodret sammenkobling mellem chips. Da den vertikale sammenkoblingslinje har den korteste afstand og højere styrke, er det lettere at realisere miniaturisering, høj tæthed, høj ydeevne og multifunktionel heterogen strukturemballage. Samtidig kan den også sammenkoble chips af forskellige materialer;
i øjeblikket er der to typer mikroelektronikfremstillingsteknologier, der anvender TSV-processen: tredimensionel kredsløbsemballage (3D IC-integration) og tredimensionel siliciumemballage (3D Si-integration).
Forskellen mellem de to former er:
(1) 3D-kredsløbsemballage kræver, at chipelektroderne forberedes til bump, og bumpene er indbyrdes forbundet (bundet ved limning, fusion, svejsning osv.), mens 3D-siliciumpakning er en direkte sammenkobling mellem chips (binding mellem oxider og Cu -Cu-binding).
(2) 3D-kredsløbsintegrationsteknologi kan opnås ved binding mellem wafere (3D-kredsløbsemballage, 3D-siliciumemballage), mens chip-til-chip-binding og chip-til-wafer-binding kun kan opnås ved 3D-kredsløbsemballage.
(3) Der er huller mellem chipsene integreret af 3D-kredsløbspakningsprocessen, og dielektriske materialer skal fyldes for at justere systemets termiske ledningsevne og termiske udvidelseskoefficient for at sikre stabiliteten af systemets mekaniske og elektriske egenskaber; der er ingen huller mellem chipsene, der er integreret i 3D-siliciumpakningsprocessen, og chippens strømforbrug, volumen og vægt er lille, og den elektriske ydeevne er fremragende.
TSV-processen kan konstruere en lodret signalvej gennem substratet og forbinde RDL'en på toppen og bunden af substratet for at danne en tredimensionel lederbane. Derfor er TSV-processen en af de vigtige hjørnesten for at konstruere en tredimensionel passiv enhedsstruktur.
I henhold til rækkefølgen mellem front-end of line (FEOL) og back-end of line (BEOL) kan TSV-processen opdeles i tre mainstream-fremstillingsprocesser, nemlig via first (ViaFirst), via middle (Via Middle) og via sidste (Via Sidste) proces, som vist på figuren.
1. Via ætseproces
Via ætsningsprocessen er nøglen til fremstilling af TSV-struktur. Valg af en passende ætsningsproces kan effektivt forbedre den mekaniske styrke og elektriske egenskaber af TSV og yderligere relateret til den overordnede pålidelighed af TSV tredimensionelle enheder.
På nuværende tidspunkt er der fire mainstream TSV via ætsningsprocesser: Deep Reactive Ion Etching (DRIE), vådætsning, fotoassisteret elektrokemisk ætsning (PAECE) og laserboring.
(1) Deep Reactive Ion Etching (DRIE)
Dyb reaktiv ionætsning, også kendt som DRIE-proces, er den mest almindeligt anvendte TSV-ætsningsproces, som hovedsageligt bruges til at realisere TSV via strukturer med højt billedformat. Traditionelle plasmaætsningsprocesser kan generelt kun opnå en ætsningsdybde på flere mikrometer med en lav ætsningshastighed og mangel på ætsemaskeselektivitet. Bosch har foretaget tilsvarende procesforbedringer på dette grundlag. Ved at bruge SF6 som en reaktiv gas og frigive C4F8-gas under ætseprocessen som en passiveringsbeskyttelse af sidevæggene, er den forbedrede DRIE-proces velegnet til ætsning af højt aspektforhold vias. Derfor kaldes det også Bosch-processen efter dens opfinder.
Nedenstående figur er et foto af et højt billedformat via dannet ved ætsning af DRIE-processen.
Selvom DRIE-processen er meget udbredt i TSV-processen på grund af dens gode kontrollerbarhed, er dens ulempe, at sidevæggens fladhed er dårlig, og der vil blive dannet kammuslingformede rynkedefekter. Denne defekt er mere signifikant ved ætsning af vias med højt billedformat.
(2) Vådætsning
Vådætsning bruger en kombination af maske og kemisk ætsning til at ætse gennem huller. Den mest anvendte ætseopløsning er KOH, som kan ætse de positioner på siliciumsubstratet, som ikke er beskyttet af masken, og derved danne den ønskede gennemgående struktur. Vådætsning er den tidligste gennemhullede ætsningsproces, der er udviklet. Da dets procestrin og det nødvendige udstyr er relativt enkle, er det velegnet til masseproduktion af TSV til lave omkostninger. Imidlertid bestemmer dens kemiske ætsningsmekanisme, at det gennemgående hul dannet ved denne metode vil blive påvirket af krystalorienteringen af siliciumwaferen, hvilket gør det ætsede gennemgående hul ikke-lodret, men viser et tydeligt fænomen med bred top og smal bund. Denne defekt begrænser anvendelsen af vådætsning i TSV-fremstilling.
(3) Foto-assisteret elektrokemisk ætsning (PAECE)
Det grundlæggende princip for fotoassisteret elektrokemisk ætsning (PAECE) er at bruge ultraviolet lys til at accelerere dannelsen af elektron-hul-par og derved accelerere den elektrokemiske ætsningsproces. Sammenlignet med den meget udbredte DRIE-proces er PAECE-processen mere velegnet til ætsning af ultra-stort aspektforhold gennem-hul-strukturer større end 100:1, men dens ulempe er, at kontrollerbarheden af ætsningsdybden er svagere end DRIE, og dens teknologi kan evt. kræver yderligere forskning og procesforbedring.
(4) Laserboring
Er forskellig fra ovenstående tre metoder. Laserboremetoden er en rent fysisk metode. Den bruger hovedsageligt højenergilaserbestråling til at smelte og fordampe substratmaterialet i det specificerede område for fysisk at realisere TSV's gennemhullede konstruktion.
Det gennemgående hul dannet ved laserboring har et højt aspektforhold, og sidevæggen er grundlæggende lodret. Men da laserboring faktisk bruger lokal opvarmning til at danne det gennemgående hul, vil hulvæggen i TSV blive negativt påvirket af termisk skade og reducere pålideligheden.
2. Foringslagsaflejringsproces
En anden nøgleteknologi til fremstilling af TSV er belægningsprocessen.
Foringslagsaflejringsprocessen udføres, efter at det gennemgående hul er ætset. Det afsatte foringslag er generelt et oxid, såsom SiO2. Foringslaget er placeret mellem den indre leder af TSV og substratet og spiller hovedsageligt rollen som isolering af DC-strømlækage. Udover at afsætte oxid, kræves der også barriere- og frølag til lederfyldning i næste proces.
Det fremstillede foringslag skal opfylde følgende to grundlæggende krav:
(1) gennembrudsspændingen af det isolerende lag skal opfylde de faktiske arbejdskrav for TSV;
(2) de aflejrede lag er meget konsistente og har god vedhæftning til hinanden.
Følgende figur viser et foto af foringslaget aflejret ved plasmaforstærket kemisk dampaflejring (PECVD).
Deponeringsprocessen skal justeres i overensstemmelse hermed for forskellige TSV-fremstillingsprocesser. Til processen med det forreste gennemgående hul kan en højtemperaturaflejringsproces bruges til at forbedre kvaliteten af oxidlaget.
Typisk højtemperaturaflejring kan være baseret på tetraethylorthosilicat (TEOS) kombineret med termisk oxidationsproces for at danne et meget ensartet højkvalitets SiO2-isoleringslag. Da BEOL-processen er blevet afsluttet under deponering, kræves en lavtemperaturmetode for at sikre kompatibilitet med BEOL-materialer for den midterste gennem- og bag-gennem-hul-proces.
Under denne betingelse bør aflejringstemperaturen begrænses til 450°, inklusive brug af PECVD til at afsætte SiO2 eller SiNx som et isolerende lag.
En anden almindelig metode er at bruge atomisk lagaflejring (ALD) til at afsætte Al2O3 for at opnå et tættere isolerende lag.
3. Metalpåfyldningsproces
TSV-påfyldningsprocessen udføres umiddelbart efter lineraflejringsprocessen, som er en anden nøgleteknologi, der bestemmer kvaliteten af TSV.
De materialer, der kan fyldes, omfatter doteret polysilicium, wolfram, carbon nanorør osv. afhængigt af den anvendte proces, men den mest almindelige er stadig galvaniseret kobber, fordi dens proces er moden og dens elektriske og termiske ledningsevne er relativt høj.
Ifølge fordelingsforskellen af dens galvaniseringshastighed i det gennemgående hul, kan den hovedsageligt opdeles i subkonforme, konforme, superkonforme og bottom-up galvaniseringsmetoder, som vist på figuren.
Subkonform galvanisering blev hovedsageligt brugt i den tidlige fase af TSV-forskning. Som vist i figur (a) er Cu-ionerne tilvejebragt ved elektrolyse koncentreret i toppen, mens bunden er utilstrækkeligt suppleret, hvilket bevirker, at galvaniseringshastigheden i toppen af det gennemgående hul er højere end under toppen. Derfor vil toppen af det gennemgående hul være lukket i forvejen, inden det er helt fyldt, og der vil dannes et stort hulrum indeni.
Det skematiske diagram og foto af den konforme galvaniseringsmetode er vist i figur (b). Ved at sikre en ensartet tilførsel af Cu-ioner er galvaniseringshastigheden ved hver position i det gennemgående hul stort set den samme, så kun en søm vil være tilbage inde, og hulrumsvolumenet er meget mindre end for den subkonforme galvaniseringsmetode, så det er meget brugt.
For yderligere at opnå en hulrumsfri udfyldningseffekt blev den superkonforme galvaniseringsmetode foreslået for at optimere den konforme galvaniseringsmetode. Som vist i figur (c), ved at styre tilførslen af Cu-ioner, er påfyldningshastigheden i bunden lidt højere end ved andre positioner, hvorved tringradienten af påfyldningshastigheden optimeres fra bund til top for fuldstændigt at eliminere den venstre søm. ved den konforme galvaniseringsmetode for at opnå fuldstændig hulrumsfri metalkobberfyldning.
Bottom-up galvaniseringsmetoden kan betragtes som et særligt tilfælde af den superkonforme metode. I dette tilfælde er galvaniseringshastigheden undtagen bunden undertrykt til nul, og kun galvaniseringen udføres gradvist fra bunden til toppen. Ud over den tomrumsfri fordel ved den konforme galvaniseringsmetode, kan denne metode også effektivt reducere den samlede galvaniseringstid, så den er blevet undersøgt bredt i de seneste år.
4. RDL-procesteknologi
RDL-processen er en uundværlig grundteknologi i den tredimensionelle pakkeproces. Gennem denne proces kan metalforbindelser fremstilles på begge sider af substratet for at opnå formålet med portomfordeling eller sammenkobling mellem pakker. Derfor er RDL-processen meget brugt i fan-in-fan-out eller 2.5D/3D pakkesystemer.
I processen med at bygge tredimensionelle enheder bruges RDL-processen normalt til at forbinde TSV for at realisere en række tredimensionelle enhedsstrukturer.
Der er i øjeblikket to mainstream RDL-processer. Den første er baseret på lysfølsomme polymerer og kombineret med kobbergalvanisering og ætsningsprocesser; den anden er implementeret ved at bruge Cu Damaskus-processen kombineret med PECVD og kemisk mekanisk polering (CMP).
Det følgende vil introducere de almindelige procesveje for henholdsvis disse to RDL'er.
RDL-processen baseret på lysfølsom polymer er vist i figuren ovenfor.
Først coates et lag PI- eller BCB-lim på overfladen af waferen ved rotation, og efter opvarmning og hærdning bruges en fotolitografiproces til at åbne huller i den ønskede position, og derefter udføres ætsning. Efter fjernelse af fotoresisten sputteres Ti og Cu derefter på waferen gennem en fysisk dampaflejringsproces (PVD) som henholdsvis et barrierelag og et frølag. Dernæst fremstilles det første lag af RDL på det eksponerede Ti/Cu-lag ved at kombinere fotolitografi og galvanisering af Cu-processer, og derefter fjernes fotoresisten, og overskydende Ti og Cu ætses væk. Gentag ovenstående trin for at danne en flerlags RDL-struktur. Denne metode er i øjeblikket mere udbredt i industrien.
En anden metode til fremstilling af RDL er hovedsageligt baseret på Cu Damaskus-processen, som kombinerer PECVD- og CMP-processer.
Forskellen mellem denne metode og RDL-processen baseret på lysfølsom polymer er, at i det første trin af fremstillingen af hvert lag bruges PECVD til at afsætte SiO2 eller Si3N4 som et isolerende lag, og derefter dannes et vindue på det isolerende lag ved fotolitografi og reaktiv ionætsning, og Ti/Cu barriere/frølag og lederkobber sputteres henholdsvis, og derefter fortyndes lederlaget til krævet tykkelse ved CMP-proces, det vil sige, at der dannes et lag af RDL eller gennemgående hullag.
Følgende figur er et skematisk diagram og foto af tværsnittet af en flerlags RDL konstrueret baseret på Cu Damaskus-processen. Det kan observeres, at TSV først er forbundet til det gennemgående hullag V01 og derefter stablet fra bund til top i rækkefølgen af RDL1, gennemgående hullag V12 og RDL2.
Hvert lag af RDL eller gennemgående hullag fremstilles i rækkefølge ifølge ovenstående metode.Da RDL-processen kræver brug af CMP-proces, er dens fremstillingsomkostninger højere end for RDL-processen baseret på lysfølsom polymer, så dens anvendelse er relativt lav.
5. IPD-procesteknologi
Til fremstilling af tredimensionelle enheder giver IPD-processen foruden direkte on-chip-integration på MMIC en anden mere fleksibel teknisk vej.
Integrerede passive enheder, også kendt som IPD-proces, integrerer enhver kombination af passive enheder, inklusive on-chip induktorer, kondensatorer, modstande, balun-konvertere osv. på et separat substrat for at danne et passivt enhedsbibliotek i form af et overførselskort, der kan kaldes fleksibelt efter designkrav.
Da passive enheder i IPD-processen fremstilles og integreres direkte på overførselskortet, er dens procesflow enklere og billigere end on-chip-integration af IC'er og kan masseproduceres på forhånd som et passivt enhedsbibliotek.
Til fremstilling af TSV tredimensionelle passive enheder kan IPD effektivt udligne omkostningsbyrden ved tredimensionelle pakkeprocesser, herunder TSV og RDL.
Ud over omkostningsfordele er en anden fordel ved IPD dens høje fleksibilitet. En af fleksibiliteten ved IPD afspejles i de forskellige integrationsmetoder, som vist i figuren nedenfor. Ud over de to grundlæggende metoder til direkte at integrere IPD i pakkesubstratet gennem flip-chip-processen som vist i figur (a) eller bindingsprocessen som vist i figur (b), kan et andet lag af IPD integreres på ét lag af IPD som vist i figurerne (c)-(e) for at opnå et bredere udvalg af passive enhedskombinationer.
På samme tid, som vist i figur (f), kan IPD'en yderligere bruges som et adapterkort til direkte at begrave den integrerede chip på den for direkte at bygge et højdensitetsemballagesystem.
Når du bruger IPD til at bygge tredimensionelle passive enheder, kan TSV-proces og RDL-proces også bruges. Procesflowet er grundlæggende det samme som den ovennævnte on-chip integrationsbehandlingsmetode og vil ikke blive gentaget; forskellen er, at da integrationsobjektet ændres fra chip til adapterkort, er det ikke nødvendigt at overveje virkningen af den tredimensionelle pakkeproces på det aktive område og sammenkoblingslaget. Dette fører yderligere til en anden nøglefleksibilitet ved IPD: en række substratmaterialer kan vælges fleksibelt i henhold til designkravene til passive enheder.
De tilgængelige substratmaterialer til IPD er ikke kun almindelige halvledersubstratmaterialer såsom Si og GaN, men også Al2O3-keramik, lav-/højtemperatur-sambrændt keramik, glassubstrater osv. Denne funktion udvider effektivt designfleksibiliteten af passive materialer. enheder integreret af IPD.
For eksempel kan den tredimensionelle passive induktorstruktur integreret af IPD bruge et glassubstrat til effektivt at forbedre induktorens ydeevne. I modsætning til konceptet med TSV kaldes de gennemgående huller, der er lavet på glassubstratet, også gennemgående glas-vias (TGV). Billedet af den tredimensionelle induktor fremstillet baseret på IPD- og TGV-processer er vist i figuren nedenfor. Da glassubstratets resistivitet er meget højere end for konventionelle halvledermaterialer såsom Si, har den tredimensionelle TGV-induktor bedre isoleringsegenskaber, og indføringstabet forårsaget af substratets parasitvirkning ved høje frekvenser er meget mindre end den konventionelle TSV tredimensionelle induktor.
På den anden side kan metal-isolator-metal (MIM) kondensatorer også fremstilles på glassubstratet IPD gennem en tyndfilmaflejringsproces og sammenkobles med den tredimensionelle TGV-induktor for at danne en tredimensionel passiv filterstruktur. Derfor har IPD-processen et bredt anvendelsespotentiale til udvikling af nye tredimensionelle passive enheder.
Indlægstid: 12-november 2024