Der kræves hundredvis af processer for at vende enoblatind i en halvleder. En af de vigtigste processer erætsning- det vil sige at skære fine kredsløbsmønstre påoblat. Succesen medætsningProcessen afhænger af håndtering af forskellige variabler inden for et fastsat distributionsområde, og hvert ætseudstyr skal være forberedt til at fungere under optimale forhold. Vores ætseprocesingeniører bruger fremragende fremstillingsteknologi til at fuldføre denne detaljerede proces.
SK Hynix News Center interviewede medlemmer af Icheon DRAM Front Etch, Middle Etch og End Etch tekniske team for at lære mere om deres arbejde.
Etch: En rejse til produktivitetsforbedring
I halvlederfremstilling refererer ætsning til udskæringsmønstre på tynde film. Mønstrene sprøjtes ved hjælp af plasma for at danne den endelige kontur af hvert procestrin. Dens hovedformål er perfekt at præsentere præcise mønstre i henhold til layoutet og opretholde ensartede resultater under alle forhold.
Hvis der opstår problemer i deponerings- eller fotolitografiprocessen, kan de løses ved hjælp af selektiv ætsningsteknologi (Etch). Men hvis noget går galt under ætsningsprocessen, kan situationen ikke vendes. Dette skyldes, at det samme materiale ikke kan udfyldes i det graverede område. Derfor er ætsning i halvlederfremstillingsprocessen afgørende for at bestemme det samlede udbytte og produktkvalitet.
Ætseprocessen omfatter otte trin: ISO, BG, BLC, GBL, SNC, M0, SN og MLM.
Først ætser ISO (Isolation) scenen (Etch) silicium (Si) på waferen for at skabe det aktive celleområde. BG-stadiet (Buried Gate) danner rækkeadresselinjen (Word Line) 1 og porten til at skabe en elektronisk kanal. Dernæst skaber BLC (Bit Line Contact)-stadiet forbindelsen mellem ISO'en og kolonneadresselinjen (Bit Line) 2 i celleområdet. GBL-stadiet (Peri Gate+Cell Bit Line) vil samtidig skabe cellesøjlens adresselinje og porten i periferien 3.
SNC-stadiet (Storage Node Contract) fortsætter med at skabe forbindelsen mellem det aktive område og lagerknudepunktet 4. Efterfølgende danner M0 (Metal0)-trinnet forbindelsespunkterne for den perifere S/D (Storage Node) 5 og forbindelsespunkterne mellem kolonneadresselinjen og lagernoden. SN-stadiet (Storage Node) bekræfter enhedens kapacitet, og det efterfølgende MLM (Multi Layer Metal)-stadium skaber den eksterne strømforsyning og interne ledninger, og hele ætsning (Etch) engineering-processen er afsluttet.
Da ætsningsteknikere (Etch) hovedsageligt er ansvarlige for mønstret af halvledere, er DRAM-afdelingen opdelt i tre teams: Front Etch (ISO, BG, BLC); Mellemætsning (GBL, SNC, M0); End Etch (SN, MLM). Disse hold er også opdelt efter produktionspositioner og udstyrspositioner.
Produktionsstillinger er ansvarlige for styring og forbedring af enhedsproduktionsprocesser. Produktionspositioner spiller en meget vigtig rolle i at forbedre udbytte og produktkvalitet gennem variabel kontrol og andre produktionsoptimeringsforanstaltninger.
Udstyrsstillinger er ansvarlige for styring og styrkelse af produktionsudstyr for at undgå problemer, der kan opstå under ætsningsprocessen. Kerneansvaret for udstyrspositioner er at sikre den optimale ydeevne af udstyret.
Selvom ansvaret er klart, arbejder alle teams mod et fælles mål – det vil sige at styre og forbedre produktionsprocesser og tilhørende udstyr for at forbedre produktiviteten. Til dette formål deler hvert team aktivt deres egne præstationer og forbedringsområder og samarbejder om at forbedre virksomhedens præstationer.
Hvordan man håndterer udfordringerne ved miniaturiseringsteknologi
SK Hynix begyndte masseproduktion af 8Gb LPDDR4 DRAM-produkter til 10nm (1a) klasseproces i juli 2021.
Halvlederhukommelseskredsløbsmønstre er trådt ind i 10nm-æraen, og efter forbedringer kan en enkelt DRAM rumme omkring 10.000 celler. Selv i ætseprocessen er procesmarginen derfor utilstrækkelig.
Hvis det dannede hul (Hul) 6 er for lille, kan det virke "uåbnet" og blokere den nederste del af chippen. Hvis det dannede hul er for stort, kan der desuden forekomme "brodannelse". Når mellemrummet mellem to huller er utilstrækkeligt, opstår der "brodannelse", hvilket resulterer i gensidige adhæsionsproblemer i de efterfølgende trin. Efterhånden som halvledere bliver mere og mere raffinerede, krymper rækken af hulstørrelsesværdier gradvist, og disse risici vil gradvist blive elimineret.
For at løse ovenstående problemer fortsætter ætsningsteknologieksperter med at forbedre processen, herunder ændring af procesopskriften og APC7-algoritmen, og introduktion af nye ætsningsteknologier såsom ADCC8 og LSR9.
Efterhånden som kundernes behov bliver mere forskelligartede, er der dukket en anden udfordring op – tendensen med multiproduktproduktion. For at imødekomme sådanne kundebehov skal de optimerede procesbetingelser for hvert produkt indstilles separat. Dette er en helt særlig udfordring for ingeniører, fordi de skal få masseproduktionsteknologi til at opfylde behovene i både etablerede forhold og diversificerede forhold.
Til dette formål introducerede Etch-ingeniører "APC offset"10-teknologien til at styre forskellige derivater baseret på kerneprodukter (kerneprodukter) og etablerede og brugte "T-indekssystemet" til omfattende styring af forskellige produkter. Gennem disse bestræbelser er systemet løbende blevet forbedret for at imødekomme behovene for multiproduktproduktion.
Indlægstid: 16-jul-2024