SOI wafers

Kort beskrivelse:

SOI waferen er en sandwich-lignende struktur med tre lag; Inklusive det øverste lag (apparatlaget), midten af det nedgravede iltlag (til det isolerende SiO2-lag) og det nederste substrat (bulk silicium). SOI-wafere er produceret ved hjælp af SIMOX-metoden og wafer bonding-teknologi, som giver mulighed for tyndere og mere nøjagtige enhedslag, ensartet tykkelse og lav defekttæthed.

Send e-mail til os

Produktdetaljer

Produkt Tags

SOI wafers(1)

Ansøgningsfelt

1. Højhastigheds integreret kredsløb

2. Mikrobølgeapparater

3. Højtemperatur integreret kredsløb

4. Strøm enheder

5. Laveffekt integreret kredsløb

6. MEMS

7. Lavspændings integreret kredsløb

Punkt		Argument
Samlet set	Wafer Diameter 晶圆尺寸(mm)	50/75/100/125/150/200 mm±25um
	Bue/Warp 翘曲度(	<10 um
	Partikler 颗粒度(	0,3um<30ea
	Flade/hak 定位边/定位槽	Flad eller hak
	Kantudelukkelse 边缘去除(mm)	/
Enhedslag 器件层	Apparat-lag Type/Doant 器件层掺杂类型	N-Type/P-Type B/ P/ Sb / As
	Orientering af enhedslag 器件层晶向	<1-0-0> / <1-1-1> / <1-1-0>
	Enheds-lags tykkelse 器件层厚度(um)	0,1~300um
	Enheds-lags modstand 器件层电阻率(ohm•cm)	0,001~100.000 ohm-cm
	Partikler i enhedslag 器件层颗粒度(	<30ea@0.3
	Device Layer TTV 器件层TTV(	<10 um
	Device Layer Finish 器件层表面处理	Poleret
BOKS	Begravet termisk oxidtykkelse 埋氧层厚度(um)	50nm(500Å)~15um
Håndtag lag 衬底	Håndtag Wafer Type/Dopant 衬底层类型	N-Type/P-Type B/ P/ Sb / As
	Håndtag Wafer Orientering 衬底晶向	<1-0-0> / <1-1-1> / <1-1-0>
	Håndtag Wafer Resistivity 衬底电阻率(ohm•cm)	0,001~100.000 ohm-cm
	Håndtag Wafer Tykkelse 衬底厚度(um)	>100um
	Håndtag Wafer Finish 衬底表面处理	Poleret
SOI-wafers med målspecifikationer kan tilpasses efter kundens krav.